求助BGA PULL测试，用23N的力把IC拉掉，测平均每个锡球承受的力该参考什么标准

是把已焊接在PCB版上的IC拔除？

是把已焊接在PCB版上的IC拔除？

[i=s]本帖最后由ghzoner于2016-3-2615:52编辑[/i] [quote][size=2][url=forum.php?mod=redirect&goto=findpost&pid=170311&ptid=17944][color=#999999]sunjj发表于2016-3-2409:22[/color][/url][/size] 是把已焊接在PCB版上的IC拔除？[/quote] 是的，不知道参考什么标准？还有拉拔的力度该如何定义？目前我们测的标准是Pullrate1mm/min，把DRAM拔掉后根据最大拉力求平均每个锡球承受的力的大小来评估其可靠性，我看了EIAJ4702里面的说力要大于5N，但是定义多少合适呢，还有判定标准怎么定义？ 求大神指点啊

[i=s]本帖最后由ghzoner于2016-3-2615:51编辑[/i] [quote][size=2][url=forum.php?mod=redirect&goto=findpost&pid=170311&ptid=17944][color=#999999]sunjj发表于2016-3-2409:22[/color][/url][/size] 是把已焊接在PCB版上的IC拔除？[/quote] 是的，不知道参考什么标准？还有拉拔的力度该如何定义？目前我们测的标准是Pullrate1mm/min，把DRAM拔掉后根据最大拉力求平均每个锡球承受的力的大小来评估其可靠性，我看了EIAJ4702里面的说力要大于5N，但是定义多少合适呢，还有判定标准怎么定义？ 求大神指点啊

自己顶一下，有对这个问题感兴趣的一起讨论啊

个人见解：其实你提到的问题涉及到三个实验的实施问题：对于元器件SMD品，通常会按某一个标准确认其静荷重力是否满足（即端子强度），其次有些客户要求在此基础上需要了解部品的实际破坏力，这就上升到端子破坏力试验了，确认部品的实际破坏值了。 第三：从你反映的疑问来看，我觉得应该看下你的部品是对称两面安装脚还是对称四面安装脚，对于典型对称的脚，根据IEC，JIS中有参考，端子脚粗细寸法会有一个推荐的保证力，即你所提到的5N或10N，甚至去到约20N（AEC-Q200）。 你提到的计算锡球力的大小来估算元器件焊接的可靠性。我觉得应该先评估锡材料的可焊性问题和锡材料的焊接强度问题会更合适，当然会和锡膏厚度有一定关系，建议按锡材料的相关评价标准进行比较好。 而根据元器件实际使用来讲，元器件可焊性是否良好的评价依据，可参考IPC电子回路相关标准（也可结合元器件方面的可焊性相关标准）进行评估。如发生一个脚上锡不牢或虚焊的话，整个器件的可靠性都有影响。可结合断面一同观察确认更好。这样一来，从材料方面，器件方面，金相方面有较全面的掌握。 如有不妥之处，请各位专家给与正确的指导纠正。

[i=s]本帖最后由ghzoner于2016-3-2615:52编辑[/i] [quote][size=2][url=forum.php?mod=redirect&goto=findpost&pid=170362&ptid=17944][color=#999999]tom_huang_yw发表于2016-3-2611:52[/color][/url][/size] 个人见解：其实你提到的问题涉及到三个实验的实施问题：对于元器件SMD品，通常会按某一个标准确认其静荷重...[/quote] 感谢大神的解释，BGA封装没有端子，对于BGAPackage的PULL测试该参考什么标准？ JESD22-B109tensilepull测试和JESD22-B115solderballpull测试都没找到对应的说明。pullrate1mm/min,判定结果依据平均每个锡球受力要大于1.8N 这个测试条件是参考什么标准？